Placeholder text

Go to cart

Diseño de sumador de baja potencia para VLSI

By Manish Jain

Diseño de sumador de baja potencia para VLSI

0 - Default Title
Description
Este trabajo propone un sumador aproximado energéticamente eficiente que proporciona una suma de alto rendimiento y bajo consumo sin degradación severa de la calidad. El sumador propuesto introduce una lógica aproximada de área eficiente que se utiliza para sumar los bits menos significativos del sumador. La eficacia del sumador se analiza sobre los conocidos sumadores precisos y aproximados mediante la implementación en Tanner y MATLAB. El resultado de la simulación muestra que el sumador propuesto supera al sumador existente y se puede aplicar eficazmente a las aplicaciones que pueden tolerar una pequeña cantidad de error.
Product details
Binding:
Paperback
Number of Pages:
56
Release Date:
2025-10-23
Publication Date:
2025-10-23
Publisher:
Ediciones Nuestro Conocimiento
Languages:
Original: Spanish
ISBN10:
6209170137
ISBN13:
9786209170133
GPSR Manufacturer Reference:
[email protected]
Weight:
102 g
Height:
150 cm
Width:
220 cm
Thickness:
4 cm
Buy on Amazon
Currently sold out