Placeholder text

Go to cart

Architetture ADPLL completamente personalizzate ad alta risoluzione e basso jitter

By Jahangir, Mohd Ziauddin

Architetture ADPLL completamente personalizzate ad alta risoluzione e basso jitter Business & Technology

Architetture ADPLL completamente personalizzate ad alta risoluzione e basso jitter

0 - Default Title
Description
Tutti i PLL digitali sono considerati una sostituzione efficace grazie all'elevata immunità dei circuiti digitali alle variazioni di PVT. Tuttavia, gli ADPLL soffrono del problema della bassa risoluzione e dell'elevato jitter/rumore di fase, oltre ai problemi fondamentali legati alle complesse procedure di progettazione. Attraverso le ricerche in letteratura e le verifiche sperimentali, è emerso che gli ADPLL esistenti presentano ancora alcuni problemi legati alla risoluzione e al jitter/rumore di fase che devono essere affrontati. Allo stesso modo, è emersa una carenza nei modelli utilizzati per descrivere gli ADPLL. A questo proposito, è stata effettuata un'ampia classificazione delle architetture ADPLL esistenti. Alcune delle architetture presenti in letteratura sono state esaminate criticamente mediante riprogettazione e verifica di simulazione a vari livelli di progettazione con un'ampia gamma di strumenti di simulazione/emulazione. È stata effettuata un'analisi comparativa e sono state identificate criticamente le carenze di ciascuna architettura. Sono stati proposti e verificati con la simulazione metodi per migliorare la risoluzione e il rumore di fase.
Product details
Binding:
Paperback
Number of Pages:
164
Release Date:
2025-11-05
Publication Date:
2025-11-05
Publisher:
Edizioni Sapienza
Languages:
Original: Italian
ISBN10:
6209236596
ISBN13:
9786209236594
GPSR Manufacturer Reference:
[email protected]
Weight:
262 g
Height:
150 cm
Width:
220 cm
Thickness:
10 cm
Buy on Amazon
Currently sold out