Avaliação do desempenho da arquitetura SRAM 3D utilizando TSV coaxial

Name: Avaliação do desempenho da arquitetura SRAM 3D utilizando TSV coaxial
Brand: Edições Nosso Conhecimento
Availability: OutOfStock
Rating: 5 (1 reviews)

By Prasath, R. Arun

0 - Default Title

Description

O empilhamento 3D de dispositivos lógicos e de memória é essencial para manter a lei de Moore em vigor. Na integração 3D, os dispositivos de memória podem ser empilhados na parte superior dos processadores. A arquitetura de memória 3D baseada em TSV permite a reutilização de chips lógicos com várias camadas de memória. A memória 3D convencional sofre com sobrecarga de velocidade, energia e rendimento devido à grande carga parasítica do TSV e variações PVT entre camadas. Para superar essas limitações, este artigo apresenta o projeto físico de uma arquitetura semi-mestre-escravo (SMS) de SRAM 3D que fornece uma interface lógica-SRAM de carga constante em várias camadas empilhadas e alta tolerância para variações em PVT entre camadas. O esquema SMS é combinado com TSV diferencial auto-sincronizado (STDT), empregando um esquema de rastreamento de carga TSV para obter uma pequena oscilação de tensão TSV para suprimir os sobrecustos de energia e velocidade da comunicação de sinal TSV entre camadas, resultantes de grandes cargas parasíticas TSV em projetos UMCP com camadas empilhadas escaláveis e IO ampla. Isso fornece uma plataforma de capacidade de memória universal.

Product details

Binding:: Paperback
Number of Pages:: 72
Release Date:: 2025-11-18
Publication Date:: 2025-11-18
Publisher:: Edições Nosso Conhecimento
Languages:: Original: Portuguese
ISBN10:: 6209284248
ISBN13:: 9786209284243
GPSR Manufacturer Reference:: [email protected]
Weight:: 125 g
Height:: 150 cm
Width:: 220 cm
Thickness:: 5 cm

Buy on Amazon

Currently sold out